PAT-NO:

JP404032267A

DOCUMENT-IDENTIFIER: JP 04032267 A

TITLE:

THIN FILM TRANSISTOR

PUBN-DATE:

February 4, 1992

INVENTOR-INFORMATION:

NAME

CHIYOU, KOUYUU

ASSIGNEE-INFORMATION:

NAME

COUNTRY

SEMICONDUCTOR ENERGY LAB CO LTD

N/A

APPL-NO:

JP02140580

APPL-DATE:

May 29, 1990

INT-CL (IPC): H01L029/784

US-CL-CURRENT: 257/57, 257/66, 257/347

#### ABSTRACT:

PURPOSE: To obtain an TFT structure having excellent element characteristics and high reliability for a long period of time by forming a TFT element on an under protection film consisting of the material same as an insulating film which may be used for a gate insulating film of TFT provided on a glass substrate.

CONSTITUTION: A thin film transistor forms a silicon oxide 2 as the under

protection film to the entire surface on a sodalime glass 1 and also

thereon as I type non-single crystalline silicon semiconductor film Next,

after executing the etching process, laser annealing is conducted for

layer and an N type conductive non-single crystalline silicon film 4 is formed

thereon. Next, after patterning the non-single crystalline silicon

leaving the non- single crystalline silicon film 4 in the source drain region

4, hydrogen plasma processing is executed to form a gate oxide film 5 with the  $\,$ 

same material as the under protection film 2. Thereafter, contact hole of the  $\ensuremath{\mathsf{C}}$ 

source, drain region is formed and an aluminum electrode 6 is formed thereon.

As a result, invasion of impurity into active layer and element of a thin  $\ensuremath{\operatorname{film}}$ 

transistor can be suppressed and a thin film transistor having high mutual  $\ensuremath{\mathsf{L}}$ 

conductance and high electric field effect mobility can be obtained.

COPYRIGHT: (C) 1992, JPO&Japio

08/13/2003, EAST Version: 1.04.0000

⑩日本国特許庁(JP)

⑩特許出願公開

# ◎ 公開特許公報(A) 平4-32267

®Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成4年(1992)2月4日

H 01 L 29/784

9056-4M H 01 L 29/78

311 X

審査請求 未請求 請求項の数 2 (全5頁)

会発明の名称 選

薄膜トランジスタ

②特 願 平2-140580

**20**出 願 平2(1990)5月29日

70発明者 張

宏 勇

神奈川県厚木市長谷398番地 株式会社半導体エネルギー

研究所内

勿出 願 人 株式会社半導体エネル

神奈川県厚木市長谷398番地

ギー研究所

#### 明細書

### 1. 発明の名称

薄膜トランジスタ

#### 2. 特許請求の範囲

1. ガラス基板上にゲート絶縁膜を構成し得る 材料からなる下地保護膜と前記下地保護膜上 にゲート電極、ゲート絶縁膜及びソース、ド レイン領域が設けられていることを特徴とす る薄膜トランジスタ。

2. 特許請求の範囲第1項において、前記下地保 護膜と前記ゲート絶縁膜とは同じ形成法によ り形成された同じ材料からなる絶縁膜である ことを特徴とする薄膜トランジスタ。

#### 3. 発明の詳細な説明

#### 『産業上の利用分野』

本発明は非単結晶半導体薄膜を用いた薄膜トランジスタ(以下にTFT ともいう)及びその製造方法に関するものであり、特に液晶ディスプレー、イメージセンサー等に適用可能な高信頼性を持つ薄膜トランジスタに関する。

#### 『従来の技術』

最近、化学的気相法等によって、作製された非単結晶半導体薄膜を利用した薄膜トランジスタが注目されている。

この薄膜トランジスタは、絶縁性基板上に前述の如く化学的気相法等を用いて形成されるので、その作製雰囲気温度が最高で500 C程度と低温で形成でき、安価なソーダガラス、ホウケイ酸ガラス等を基板として用いることができる。

この薄膜トランジスタは電界効果型であり、いかのの MOSFET と同様の機能を有してい成できるが、前述の如く安価な絶縁性基板上に低温で形成できる成立をの作製する最大面積は薄膜半導体を形成できるとなった。 このため 多量の画素を持つていた。 このため 多量の画素を持つマグランス構造の液晶ディスプレーのスイッチックス構造の液晶ディスプレーのスイッチックスイメージセンサ等のスイッチング素子として極めて有望である。

また、この薄膜トランジスタを作製するにはす

でに確立された技術であるフォトリソグラフィー が応用可能で、いわゆる微細加工が可能であり、 IC等と同様に集積化を図ることも可能であった。

この従来より知られたTPT の代表的な構造を第 2 図に概略的に示す。

のはガラスよりなる絶縁性基板であり、(21)は 非単結晶半導体よりなる薄膜半導体、(22)、(23) はソースドレイン領域で、(24)、(25) はソースド レイン電極、(26)はゲート絶縁膜で(27)はゲート 電極であります。

このように構成された薄膜トランジスタはゲート電極(27)に電圧を加えることにより、ソースドレイン(22),(23) 間に流れる電流を調整するものであります。

この時、この薄膜トランジスタの応答速度は次式で与えられる。

 $S = \mu \cdot V / L^2$ 

ここで L はチャネル長、 μ はキャリアの移動度、 V はゲート電圧。

この薄膜トランジスタに用いられる非単結晶半

導体層は半導体層中に多量の結晶粒界等を含んでおり、これらが原因で単結晶の半導体に比べてキャリアの移動度が非常に小さく、上式より判るようにトランジスタの応答速度が非常に遅いという問題が発生していた。特にアモルファスシリコン半導体を用いた時その移動度はだいたい0.1~1(cm²/V・Sec )程度で、ほとんどTFT として動作しない程度のものであった。

このような問題を解決するには上式より明らかなようにチャネル長を短くすることと、キャリア 移動度を大きくすることが知られ、種々の改良が 行われている。

特にチャネル長Lを短くすると、その2乗で応答速度に影響するので非常に有効な手段である。

しかしながらTFT の特徴である大面積基板上に 素子を形成する場合、フォトリソグラフィー技術 を用いて、ソースドレイン間の間隔(だいたいの チャネル長に対応する)を10μm 以下にすること は、その加工特度、歩留まり、生産コスト等の面 から明らかに困難であり、TFT のチャネル長を短

くする手段として現在のところ有効な手段は確立 されていない。

一方、半導体層自身の持つ移動度 (μ) を大きくする方法としては、TFTに使用する半導体層として単結晶半導体または多結晶半導体を採用したり、TFTの活性層部分を単結晶半導体または多結晶半導体とすることが行われている。

前者の方法では、半導体層を形成する際の温度 を高くする必要がある。一方、後者の方法は部分 的に温度を高くしてTFTの活性層部分を単結晶 半導体または多結晶半導体とするものであるが、 いずれの方法においても通常のTFT作製工程よ りも若干高い温度が必要である。

例えば、

(1) 非晶質半導体障膜トランジスタにおいて、非晶質シリコンの成膜温度は約250℃程度でその後の熱アニール工程の温度は最大で400℃程度必要である。

(2) 熱再結晶多結晶半導体薄膜トランジスタにおいて、減圧CVD法による多結晶シリコンの成膜

温度と熱による再結晶化工程の必要温度は500 ~650℃である。

(3) 活性層のみを多結晶化した薄膜トランジスタにおいて、半導体層を形成するに必要な C V D の 温度は 2 5 0 ℃~4 5 0 ℃程度であるが、 C W レーザによる活性層の再結晶化工程では 6 0 0 ℃を超える温度となる。

このように薄膜トランジスタの製造工程におい ては避けられない熱処理工程が存在している。

一方、TFTはソーダ硝子等の基板上に形成されており、特にスタガ型とコプラナ型はキャリアの表面導電チャネルを持つ活性層がガラス基板と直接に接している。

TFT製造工程では前述のように避けられない 熱処理工程が存在するので、硝子基板中に存在するナトリウム、カリウム等のアルカリ不純物並び に金属等が外部に拡散し、活性層やTFTを構成 する半導体層に侵入する。これによりTFTは移 動度の低下やしきい値の変動等デバイス特性を悪 化させたり、長期の信頼性に悪影響を与える。 また、TFTの動作により、TFT自身が発熱 するこれによりガラス基板の温度が上昇し、同様 に基板より不純物が拡散して、TFTに影響を与 える。

#### 『発明の目的』

本発明は前述の如き問題解決するものであり、 素子特性の良い、長期の信頼性の高いTFTの構 造を提供することをその目的とするものでありま す。

#### 『発明の構成』

本発明は上記の問題を解決する為に、TFT素子を形成する前にガラス基板上にCVD法またはスパッタ法によりTFT素子のゲート絶縁膜に使用可能な絶縁膜と同じ材料からなる膜を下地保護膜として設け、その下地保護膜上にTFT素子を形成していることを特徴とするものであります。

すなわち、ガラス基板はゲート絶縁膜に使用可能な絶縁膜、例えばシリコン酸化膜で覆われているためTFT作製工程等での熱処理工程またはT・ FT動作時の発熱による基板温度上昇時における ガラス基板よりの不純物の拡散を防止し、TFT 素子の特性の向上および長期の信頼性向上を実現 することができるものであります。

以下に実施例を示し本発明を説明する。

#### 「実施例1」

この実施例1に対応するプレーナ型薄膜トランジスタの概略的な作製工程を第1図に示す。

まず、ガラス基板(1)としてソーダガラスを用い、 このソーダガラス(1)上に公知のスパッタリング法 により全面に下地保護膜として酸化珪素(2)を300nm

スパッタガス	酸素100%			
反応圧力	0.5Pa			
RFパワー	400W			
基板温度	150°C			
成膜速度	5nm/min			

次にこれらの上に「型の非単結晶珪素半導体膜 (3)を公知のプラズマCVD法で約100mmの厚さに 形成した。その作成したその作製条件を以下に示

す。

基板温度	300℃		
反応圧力	0. 05 Torr		
Rfパワー (13.56MH <sub>車</sub> )	8 0 W		
使用ガス	SiH		

その後所定のエッチング処理を行い第1図(A)に示す状態を得た。

この後この活性層を多結晶化する為にエキシマレーザーを使用して、この活性層に対してレーザーアニール処理を施した。

その条件を以下に示す。

レーザエネルギー密度	200 mJ/cd
照射ショット数	50回

この上に低抵抗非単結晶半導体層としてN型の 導電型を有する非単結晶珪素膜(4)を形成する。こ の時の作成条件は以下のとおりであった。 基板温度
反応圧力
Rfパワー (13.56MH<sub>☉</sub>)
使用ガス
り 1 2 0 W
使用ガス
り 1 5 0 0 人

このN型の非単結晶珪素膜(4)は、その形成時に H:ガスを多量に導入しRfパワーを高くして、微 結晶化させて電気抵抗を下げたものを使用しても よい。

次に公知のフォトリソグラフィー技術を用いて、この非単結晶珪素膜(4)をソースドレイン領域(4)を 残しチャネル形成領域(7)をパターニングし、第1 図(B)に示す状態を得た。

この後、チャネル形成領域(7)の活性化の為水素 プラズマ処理を下記の条件で行いチャネル領域の 活性化を行った。

基板温度	2	5	0	τ
RFパワー	1	0	0	W
処理時間	6	0	分	

この後、先の下地保護膜(2)と同じ材料でかつ同じ形成方法にてゲート酸化膜(5)100nm の厚みに形成後ソース、ドレイン領域のコンタクトホールを公知のエッチング法により形成し、その上にアルミニウム電極(6)を形成して、第1図(C)の状態を得薄膜トランジスタを完成した。

本実施例の場合、ソース、ドレイン電極(6)の下にはゲート絶縁膜(5)、下地保護膜(2)が存在する。

これらは同じ材料、同じ形成方法により形成されているので薄膜トランジスタ作製工程における 熱処理又は薄膜トランジスタ動作時の発熱によっ て発生するこれら膜の熱膨張に差がなく、その上 節に存在するアルミニウム等の金属電極の断線又 はピーリングを起こさず長期の信頼性に優れたも のとなった。

#### 『実施例2』

. . . .

第3図に本実施例の作製方法の概略図を示す。 まず、ソーダガラス基板(1)上に公知のスパッタ リング法により実施例1同じ作製条件にて酸化珪 素膜を作製した。次にこの下地保護膜(2)上にモリ

Rfパワー (13.56MH<sub>\*</sub>) 8 0 W 使用ガス Ar

次に、実施例1と同じようにこの「型半導体層(3)の多結晶化と水素プラズマ処理による活性化を行い第3図(B)に示す状態を得た。

さらに、スパッタリング法によりゲート絶縁膜(5)を実施例1と同様に100nm形成した後、モリブデン金属によりゲート電極(9)を形成し所定のパターンに形成した。

このようにして第3図(C)に示す薄膜トランジスタを完成させた。

本実施例の場合、低抵抗半導体層下に金属電極 を有しているので、その配線抵抗が非常に小さい 特徴を有する。特に大面積の液晶装置のスイッチ ング素子としてTFT を用いる際、この配線抵抗が 小さい為に、駆動信号波形がなまることがなく、 多量のTFT を高速で応答させることができる。

また、本発明はその多のデバイス 遺を持つ薄 膜トランジスタにも当然応用可能である。 ブデン金属印を200mの厚さに形成した後にこの上に低抵抗非単結晶半導体層としてP型の導電型を有する非単結晶珪素膜(8)を形成する。この時の作製条件は以下のとおりであった。

基板温度 2 3 0 ℃ 反応圧力 0.05 Torr Rfパワー (13.56 MH a) 1 5 0 W 使用ガス Si H 4 + B a H b 膣厚 2 0 0 Å

この場合膜厚は200 Aとし後工程で作製するI型半導体層とのオーミックコンタクトをとる目的だけとした。

次にこれらを所定のパターンにエッチングして 第3図(A)の状態を得た。

次にこれらの上に I 型の非単結晶珪素半導体膜(3) を公知のスパッタ法で200nmの厚さに形成した。 その作成したその作製条件を以下に示す。

基板温度 2 5 0 ℃ 反応圧力 0.2 P a

「効果」

本発明の構成により、基板としての低温ガラス中に存在する不純物が薄膜トランジスタの活性層 さらには素子自身へ侵入することを抑えることができ、高相互コンダクタンスおよび高電界効果移動度を持つ薄膜トランジスタを提供することができた。

また、デバイス動作時における発熱により基板 より拡散する不純物をも抑えることができ、薄膜 トランジスタの電機的特性の烈火を抑制でき良好 で長期の安定性と信頼性を持つ薄膜トランジスタ を実現することができた。

4. 図面の簡単な説明

第1図(A) ~(C) 及び第3図(A) ~(C) は本発明の一実施例のTPT の製造工程を示す概略図である。

第2図は従来のTFT の断面構造を示す。

1・・・基板

2・・・下地保護膜

3・・・活性層

## 特開平4-32267(5)

4・・・ソース、ドレイン領域


5・・・ゲート絶縁膜

6・・・ゲート並びにソース、ドレイン電極

7・・・チャネル形成領域

8・・・ソース、ドレイン領域


9・・・ゲート電極





特許出願人


株式会社半導体エネルギー研究階

代表者 山 崎 舜









-375-